

硬十用户专享资料

之 时钟技术

1 时钟器件

2 时钟相关的基本概念

3 抖动

4 同步网

时钟频率源

原子钟

原子钟频率稳定度高，一般有铯钟和铷钟。公司一般是用铷钟作为测试时钟时的标准参考源。原子时就是以世界上约100台铯钟计算出来的，而天文时是以天体运动周期计算出来的。我们现在所用的是协调世界时，是原子时和天文时折衷计算出来的，每隔一段时间需要进行闰秒调整

全球卫星定位系统

主要指美国的GPS和俄罗斯的GLONASS卫星定位系统提供的定时信息。现在中国的北斗2定位系统也开始组网，总共需要35颗左右卫星，到2020年全部建设完毕，各项指标都超越前两种。从安全角度考虑，重要设备一般采用两套系统进行定时


晶体时钟振荡器

主要包括晶体谐振器和振荡器，可靠性高，寿命长，价格低，频率稳定度范围很宽，但长期频率稳定度不好

BITS

对于通信节点较多的通信大楼等重要的通信枢纽，单独设立时钟系统，沟通整个时钟同步网，以支撑本楼所有通信节点，为它们提供高质量的时钟基准信号的设备就成为必然，这种设备就是BITS (Building Integrated Timing Supply)，通信楼综合定时供给系统

石英晶体谐振器




晶体谐振器等效模型

- C0 : 静电电容，一半与晶体的尺寸大小相关
- Lm: (动态等效电感) 代表晶振机械振动的惯性
- Rm: (动态等效电阻) 代表电路的损耗
- Cm: (动态等效电容) 代表晶振的弹性


晶体工作时的频率：
$$F_p = F_s \left(1 + \frac{C_m}{2(C_0 + C_L)} \right)$$

Fs: 串联谐振频率 Fa: 并联谐振频率

我们可以通过改变负载电容CL的取值来调整频率的输出!




晶体谐振器电路



谐振器的电抗—频率特性

石英晶体振荡器



时钟相关的基本参数

- 频率准确度和稳定度（Frequency Accuracy & Stability）
- TIE（Time Interval Error）
- MTIE（Maximum Time Interval Error）
- TDEV（Time Deviation）
- 抖动和漂动（Jitter & Wander）
- 抖动和相噪

频率准确度和稳定度 (Frequency Accuracy & Stability)

- 相对频率偏差 (Fractional Frequency Deviation)：实际信号频率与标称频率间的差值，除以标称频率。

$$y(t) = \frac{v(t) - v_{\text{nom}}}{v_{\text{nom}}}$$

- 特定时间内，相对频率变化的最大值。


f: 2.04800001MHz f0: 2.048000MHz

$$\text{频率准确度} = \frac{2.04800001 - 2.048}{2.048} = \frac{10^{-8}}{2.048} = 4.88 \times 10^{-9} = 4.88 \text{ppb}$$

- 频率稳定度 (Frequency Stability)：在操作温度范围内的变化范围，例如：工作温度是0度-70度，那么从0度变化到70度，频率偏移可能从-30ppm+30ppm（相对于初始频率值而言，当然这个变化可能不是线性的），是表征频率随温度灯等外界条件变化而变化一个指标


TIE (Time Interval Error)

- TIE (Time Interval Error)
在特定的时间周期内，一个给定信号相对于理想信号的时延变化。



实测波形



Wander in units of time: Fs=82.58 Hz; Fo=2.0480000 MHz; 08/07/00:16:24:12
Single pole low pass filter Fc=10.00 Hz
Untitled



MTIE (Maximum Time Interval Error)

•MTIE (Maximum Time Interval Error)

MTIE是一个极差统计值，它反映了在该段测量时间T中，每 τ 秒内信号的TIE的最大值即最大相位变化。是单调函数



MTIE是单调递增的，表征了相差长期变化的最大值，是衡量时钟信号稳定度的指标，并不能反映信号噪声的频率特性；


TDEV (Time Deviation)

•TDEV (Time Deviation)


尽管MTIE对于表征最大相位误差非常有用，但它不含关于漂移频谱的任何信息。漂移的频谱，连同造成漂移的噪声过程类型一起，可通过时间方差TDEV (Time deviation) 获得。可通过TDEV检测和量化的噪声有：白相位噪声、闪烁相位噪声、白频率噪声、闪烁频率噪声以及随机漫步频率噪声。

TDEV是通过从相差样本取得二阶差分而计算得到的，其计算如下：

$$TDEV(n\tau_0) = \sqrt{\frac{1}{6n^2} \left\langle \left[\sum_{i=1}^n (x_{i+2n} - 2x_{i+n} + x_i) \right]^2 \right\rangle}$$



TDEV表征随机的相位和时间稳定度，是衡量时域中时钟信号短期稳定性的指标，能够区别大多数类型的噪声，对固定相差不敏感。



ANT20仪表的TDEV计算

抖动和漂动 (jitter & wander)

- 抖动 (jitter)
抖动：定时信号在时间基轴上偏离其理想位置的有效瞬间对应的短期变化（这里的短期指这些频率变化大于等于10Hz）。
- 漂动 (wander)
漂动：数字信号在时间基轴上偏离其理想位置的有效瞬间对应的长期变化（这里的长期指这些频率变化小于10Hz）。

抖动和相噪

抖动:时域概念

抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。包括确定性抖动和随即抖动


确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的产生原因，而且不能进行统计分析。确定性抖动的来源主要有4种

- 1、相邻信号走线之间的串扰
- 2、敏感信号通路上的EMI辐射
- 3、多层基底中电源层的噪声
- 4、多个门电路同时转换为同一种逻辑状态



随机抖动是指由较难预测的因素导致的时序变化。随机抖动最基本的一个特性就是随机性，因此我们可以用高斯统计分布来描述其特性。

相噪:频域概念

相位噪声是对信号时序变化的另一种测量方式，其结果在频率域内显示。图2用一个振荡器信号来解释相位噪声。



相噪曲线转换



相噪如何转化为抖动


右下图绘出的是从12 kHz到 10 MHz这个频带范围内，某振荡器的相位噪声情况。图中，L(f)以功率谱密度函数的形式给出了边带噪声的分布，单位为dBc。中心频率的功率并不重要，因为抖动只反映了相位噪声(即调制)与“纯”中心频率处的相对功率值。边带的总噪声功率可以由L(f)函数在整个感兴趣频段内(在本例中，即12 KHz到 10 MHz频段内)积分得到。

计算得到的是相位调制噪声在该频段内的功率，而相位调制正是造成抖动的原因。由此，我们还能用如下的定积分推出RMS抖动的值。

$$N = \text{噪声功率} = \int_{12\text{kHz}}^{20\text{MHz}} L(f) df \quad (1)$$

$$\text{RMS Phase Jitter (弧度)} = \sqrt{10^{\frac{N}{10}} \times 2} \quad (2)$$

$$\text{RMS Jitter (秒)} = \text{Jitter (弧度)} / (2 \times \pi \times f_{osc}) \quad (3)$$




时钟抖动

描述时钟系统的抖动参量一般分为三类，

相位抖动（Phase jitter）——时钟边沿相位相对标准相位的抖动

周期抖动(Period jitter)——如下图

相邻周期间抖动(Cycle to cycle jitter) ——如下图




在很多需要进行时钟恢复的异步系统中，常常需要靠时钟边沿来保证时序关系，完成正确的采样，因此时钟边沿的抖动（相位抖动）就是一个非常好的衡量时钟好坏的指标；

但是许多同步系统不会直接使用时钟的边沿来保证时序关系，而是看周期的稳定性，也就是周期的抖动，有时候时钟周期越长，可能带来保持时间余量不足的问题，这个时候就需要测量周期抖动；

而相邻周期间抖动常常可以用来衡量时钟分频器的稳定性。总之，这三种抖动都是衡量时钟本身性能的指标，在不同的应用背景下需要关注不同的指标，通常时钟芯片的手册会给出对时钟的抖动指标要求。


级联时钟抖动计算

整个通路上的抖动总值按照以下方式进行计算，具体每个器件的抖动值在之前的章节已经介绍过，部分常用基本电路附加抖动如下表所示：



级联器件抖动计算

硬件十万个为什么




数据抖动是以TIE抖动作为基本单位展开分析的，根据抖动的构成成分，将一定误码率情况下（特定的样本数量）的总体抖动Tj分解为Dj, Rj, DDj, Pj等数据信号不具备如时钟信号一样的周期重复性，因此数据信号没有周期抖动、相邻周期间抖动的指标。

数据抖动抖动测量的参数和意义

测量参数	意义
Tj	在特定 BER 下的总抖动。
Dj	固有抖动，是总抖动的峰-峰非随机部分。该参数是所测得的周期性抖动 (Pj) 和数据相关性抖动 (DDj) 之和。 Dj 的最常见原因，包括反射、串音、开关噪声以及电磁干扰 EMI。
Pj	周期性抖动 (有时称为“正弦抖动”) 是由与数据信号不相关的原因引起的抖动。该 Dj 组件来自于相邻的电路，例如电源噪声、片上振荡器、数据总线等，我们可以观测其抖动频率成分，再根据其抖动频率成分找到抖动源，采取相关措施减少抖动。
DDj	数据相关抖动是数据码型本身相关的峰-峰值抖动。
ISI	码间干扰抖动，主要是指和数据跳变序列相关的系统影响导致的抖动
DCD	占空比失真是在所捕获的波形中测量所有脉冲得到的正向脉冲 (低-高-低) 和负向脉冲 (高-低-高) 之间的宽度的平均差。宽度是在特定的 TIE 下的相同幅值 (不必非是信号幅值的 50%) 处测得的。
Rj	随机抖动被认为是服从高斯分布并且是无界的， Rj 的主要来源是热噪声， Rj (随机抖动) = $(Tj - Dj)/N$ ， N 是相对应所选 BER (或者置信区间) 的标准偏差的数量。
Obj	其它的固有不相干抖动，主要是由于信号的高次谐波分量以及临近信号线上的串扰引起的。


PLL对于Jitter的影响



PLL可以滤掉信号源的高频抖动，这是PLL的一个广泛应用。不过，PLL也会产生其他频率的噪声。

为了PLL的环路稳定，环路带宽通常选择鉴相频率的1/10。

什么是滑动



通信网内节点之间的频率差导致接收端重读或漏读一组比特，称为滑动


滑动对业务的影响



话音通信中的卡啦声




画面冻结，马赛克



传真出现一段空白

为什么要同步？——根因




若 $f_w > f_r$ ，则写入速度较快，接收器将会丢失一些信息。
(漏读滑动)

若 $f_r > f_w$ ，则写入速度较慢，接收器会重复读取部分信息。
(重读滑动)。

同步的作用就是要保证写入的时钟速率与接收的速率在一个误差范围内，以保证数据的正确传送和处理。


同步网的用途



- 数字同步网是三大支撑网之一。

- 数字同步网负责为各种业务网提供定时，以实现各种业务网的同步。


时钟等级划分




- 一级节点设置一级时钟（即基准钟），通常由铯钟组或GPS配铷钟组成。(ITU-T G.811、邮电部YD/T 1012-1999)
- 二级节点设置二级时钟，通常由铷钟构成的二级钟或者高品质的晶体振荡器构成。(ITU-T G.812 TYPE I、邮电部YD/T 1012-1999)
- 三级节点设置三级时钟，一般由晶体振荡器构成。(ITU-T G.812 TYPE I、邮电部YD/T 1012-1999)



数字同步网的基本构成




同步网类型1 - 准同步



也称为独立时钟方式，这种时钟同步方式的特点是网内所有时钟独立运行，互不控制，所有时钟节点都使用高精度的时钟。如此虽然时钟频率不能绝对相同，但频差较小，产生的滑动只要满足指标要求就可以了。


由于准时钟同步方式没有时钟的控制问题，故网络简单、灵活，但缺点是对时钟的性能要求高，成本高，还存在周期性的滑动问题

同步网类型2 - 分级主从同步



数字网中的同步节点及数字设备的时钟都受控于主基准时钟，按照一定的顺序从一个时钟传递到另一个时钟。我国的时钟同步方式即为这种主从同步方式

同步网类型3 - 混合同步



目前由于GPS的广泛使用，使得它与可控铷钟相配合可达到与铯钟相当的高准确度（ 10^{-12} 量级），但它的价格比较便宜，这使得它可以在区内作为主用基准时钟，这样在区内可以采用主从同步方式，而在区间使用准同步方式。这种同步方式融合了以上两种的优点，故这种分布式混合组网方式应该是以后的发展趋势。

时钟测试的几个建议

- 是否可以通过示波器来测试频率？

一般不建议用示波器测量。示波器本身的时钟精度不够高，每次触发所能测试的波形也不够多，因此测试的频率也不够准，推荐用频率计测量频率表。

- 测试时钟抖动一般要求选取多少个周期？

一般需要测量1000个周期。

- 测试抖动一般把示波器的时基调大好还是调小好？

1) 用尽量大的示波器的存储空间。——一次触发可以存尽可能多的波形。至少1000周期。

2) 用尽量大的采用率。——保持高精度。

举例：DPO7354有50,000,000个点的存储空间，40GS/S的采用率，这时候时基为125uS/div。（ $50,000,000/40G=1.25mS$ ， $1.25mS/10=125uS$ ）。如果测一个100MHz的时钟，我们可以得到 $1.25mS/10nS=125000$ 个周期的波形。这已经足够了，但是示波器处理这么大的数据量速度是比较慢的，我们可以通过减小存储深度来加快速度。

 **硬十**
硬件十万个为什么

THANK YOU!

