

【高速先生原创|DDR3 系列】DDR3 系列之 DERATING

作者：王萍 一博科技高速先生团队成员

时序一直都是相对复杂的，而 DDR2 和 DDR3 时序设计时还有个叫 derating 的东西，晕！什么是 derating 呢？简而言之就是对建立保持时间基准值的修正。以 DDR3 信号为例，在 JEDEC 规范中规定了一个建立保持时间的基准值（图 1），还有就是 derating 值（图 2），两者之和就是所需的建立保持时间。

Table 76 — Data Setup and Hold Base-Values

Symbol	Reference	DDR3-800	DDR3-1066	DDR3-1333	DDR3-1600	DDR3-1866	DDR3-2133	Units	Notes
tDS(base) AC175	$V_{HL(ac)}$ SR=1V/ns	75	25	-	-	-	-	ps	2
tDS(base) AC150	$V_{HL(ac)}$ SR=1V/ns	125	75	30	10	-	-	ps	2
tDS(base) AC135	$V_{HL(ac)}$ SR=1V/ns	165	115	60	40	-	-	ps	2, 3
tDS(base) AC135	$V_{HL(ac)}$ SR=2V/ns	-	-	-	-	68	53	ps	1
tDH(base) DC100	$V_{HL(dc)}$ SR=1V/ns	150	100	65	45	-	-	ps	2
tDH(base) DC100	$V_{HL(dc)}$ SR=2V/ns	-	-	-	-	70	55	ps	1

NOTE 1. (ac/dc referenced for 2V/ns DQ-slew rate and 4V/ns DQS slew rate)
NOTE 2. (ac/dc referenced for 1V/ns DQ-slew rate and 2V/ns DQS slew rate)
NOTE 3. Optional in DDR3 SDRAM

图 1

Table 77 — Derating values DDR3-800/1066 tDS/tDH - (AC175)

		$\Delta tDS, \Delta tDH$ derating in [ps] AC/DC based ¹															
		DQS, DQS# Differential Slew Rate															
		4.0 V/ns		3.0 V/ns		2.0 V/ns		1.8 V/ns		1.6 V/ns		1.4 V/ns		1.2 V/ns		1.0 V/ns	
		ΔtDS	ΔtDH	ΔtDS	ΔtDH	ΔtDS	ΔtDH	ΔtDS	ΔtDH	ΔtDS	ΔtDH	ΔtDS	ΔtDH	ΔtDS	ΔtDH	ΔtDS	ΔtDH
DQ Slew rate V/ns	2.0	88	50	88	50	88	50	-	-	-	-	-	-	-	-	-	-
	1.5	59	34	59	34	59	34	67	42	-	-	-	-	-	-	-	-
	1.0	0	0	0	0	0	0	8	8	16	16	-	-	-	-	-	-
	0.9	-	-	-2	-4	-2	-4	6	4	14	12	22	20	-	-	-	-
	0.8	-	-	-	-	-6	-10	2	-2	10	6	18	14	26	24	-	-
	0.7	-	-	-	-	-	-	-3	-8	5	0	13	8	21	18	29	34
	0.6	-	-	-	-	-	-	-	-	-1	-10	7	-2	15	8	23	24
	0.5	-	-	-	-	-	-	-	-	-	-	-11	-16	-2	-6	5	10
0.4	-	-	-	-	-	-	-	-	-	-	-	-	-30	-26	-22	-10	

NOTE 1. Cell contents shaded in red are defined as 'not supported'.

图 2

由图 2 表格中可以看到 derating 的取值是与 data, strobe 的 slew rate 有关，还和判断门限有关的。这个怎么理解呢？

如何关注

- 1、搜索微信号“高速先生”
- 2、扫描右侧二维码，开始学习






图 3

如图 3，建立时间等于 TDS-ref（在 ref 处的建立时间）减去 Trise（Vref 到 VIH AC 的时间）。规范中的基准值是预减去了这个 Trise 的，这个预减去的值是特定 slew rate 为 1V/ns 时的值，若判断门限是 AC175，则预减去 175ps。请再看图 2，当 slew rate 等于 1V/ns 时，derating 为 0，不需要调整；当 slew rate 大于 1V/ns（更快）时，从 Vref 到 Vih(ac)所需的时间就少，预减多了，要补回来，所以取值为正；当 slew rate 小于 1V/ns（更慢）时就预减少了，所以取值为负。从图 2 中的取值关系推导出取值公式为 Derating @AC175 = 175ps - 175mV/SR，大家可以代入计算一下试试。如果判断门限是 AC150 或其他都可以套用。而保持时间是 DC 门限，其公式为 Derating @DC100 = 100ps - 100mV/SR。

下图是 1600Mbps 的 DDR3 信号，判断门限 AC150，跑出来的波形一量 5V/ns。JEDEC 的 derating 表最大到 2v/ns,咋办？

如何关注

- 1、搜索微信号“高速先生”
- 2、扫描右侧二维码，开始学习






图 4

简单，可以用上面的公式计算出 derating 值，但上述公式只适用于 $>1\text{v/ns}$ 的情况。然后和基准值相加得到总的建立保持时间，如下表，总共所需的建立保持时间的总和是 255ps。这样就可以准确的估算时序裕量了。

Setup time base	Slew rate derating	Hold time base	Slew rate derating	Total
10ps	120ps	45ps	80ps	255ps

当我们的上升沿，下降沿单调性差时，我们该如何确定 slew rate 呢？JEDEC 规范中定义了 normal slew rate 和 tangent slew rate，如图 5，图 6




Figure 116 — Illustration of tangent line for setup time t_{DS} (for DQ with respect to strobe)




Figure 117 — Illustration of tangent line for hold time t_{DH} (for DQ with respect to strobe)

图 5

图 6

如何关注

- 1、搜索微信号“高速先生”
- 2、扫描右侧二维码，开始学习



问题来了

到底是选 normal slew rate 还是 tangent slew rate，为什么？

高速先生欢迎您和我们一起进行交流，关注微信名（高速先生），直接将答案通过会话回复，参与互动答题即有机会获得奖品，回复关键词“奖品”查看更多。

【关于一博】

一博科技专注于高速 PCB 设计、PCB 制板、焊接加工、物料供应等服务。作为全球最大的高速 PCB 设计公司，我司在中国、美国、日本设立研发机构，全球研发工程师 500 余人。超大规模的高速 PCB 设计团队，引领技术前沿，贴近客户需求。

一博旗下 PCB 板厂成立于 2009 年，位于广东四会（广州北 50KM），采用来自日本、德国的一流加工设备，TPS 精益生产管理以及品质管控体系的引入，致力为广大客户提供高品质、高多层的制板服务。

一博旗下 PCBA 总厂位于深圳，并在上海设立分厂，现有 12 条 SMT 产线，配备全新进口富士 XPF、NXT3、全自动锡膏印刷机、十温区回流炉等高端设备，并配有波峰焊、AOI、XRAY、BGA 返修台等配套设备，专注研发打样、中小批量的 SMT 贴片、组装等服务。

【关于高速先生】

高速先生由深圳市一博科技有限公司 R&D 技术研究部创办，用浅显易懂的方式讲述高速设计，成立至今保持每周发布两篇原创技术文章，已和大家分享了百余篇呕心沥血之作，深受业内专业人士欢迎，是中国高速电路第一自媒体品牌。

如何关注

- 1、搜索微信号“高速先生”
- 2、扫描右侧二维码，开始学习





扫一扫，即可关注

Edadoc
Your best partner
— 博 科 技

如何关注

- 1、搜索微信号“高速先生”
- 2、扫描右侧二维码，开始学习

